type
Post
status
Published
date
Apr 14, 2026
slug
GPSAcqTrackHDL
summary
tags
FPGA
category
FPGA
icon
password
上次编辑时间
May 9, 2026 01:56 AM
AI summary
1 整体结构
工程中，GPS 信号的采样率为 32.768MHz，多普勒频移的范围为 ，搜索步长为 ，捕获时 8 倍降采样，采样率为 4.096MHz，在捕获前，进行 6 倍升采样，以加速信号处理的速率。捕获模块和跟踪模块的输入输出接口如图所示。
1.1 捕获
其中捕获模块的内部如图
同时进行 4 个捕获进程。
工作流程：
- Control Acquisition：生成 1ms 脉冲；生成开始捕获信号，通过
Hold Acqusition模块进行保持，只有当前捕获结束或者 reset 信号到来才开始下一次捕获；生成 PRN ID，错位捕获
- Decimation：对采样率为 32.768MHz 的信号进行 8 倍抽取
- RAM Read and Write：生成 RAM 读写地址信号、使能信号等，首先写入 4096 点数据（1ms），然后连续读出信号给后续模块进行捕获计算
- Carrier Wipeoff：根据 freqInd 生成 的多普勒频偏信号，与剥离接收信号频偏
- Correlation：对接收信号进行 fft 处理，然后与 C/A 码的共轭相乘，检测 ifft 结果，捕获信号的码相位
1.2 跟踪
跟踪模块框图如下：
1.2.1 Tracking Core
其中 Track Core 模块内部框图如下：
同时进行 8 路信号的跟踪。
输入为：码偏移、载波偏移、PRN、rxData、Valid、复位信号，Divide 模块输出的归一化数据，还有鉴频器、鉴相器的输出。
输出为：导航电文，PRN、粗多普勒频移、细多普勒频移、粗码相位偏移、细码相位偏移、
首先对输入的信号进行载波剥离、码剥离（与 early、current、late 三路 C/A 码相乘）、积分、鉴别后输出对应信号。
Carrier Wipeoff 模块内部为复数乘法。
Code Wipeoff 模块剥离 rxData（已剥离载波）的 C/A 码，判断输入的 C/A 码是否为 1，输出 rxData或-rxData。
CA Code Replica 模块生成 3 路相差 0.5 个码片的 C/A 码。
NCO 模块通过 coarseDopplerOffset 和 fineDopplerOffset 调节输出频率，通过 Phase 调节输出相位。
Integrate and Dump 模块对分别用 3 路不同相位 C/A 码进行码剥离的数据进行积分，其中 current 路的积分输出分成了 2 路，同一个积分周期的前半部分和后半部分，用于 FLL 进行频率鉴别。
Discriminators and Loop Filters 模块根据外部的鉴相器、鉴频器输出的 phaseErr、freqErr 计算载波 NCO 的调节量。同时根据 early、late 路数据进行非相干 DLL 码同步，输出 delay 调节 CA Code Replica 输出延迟。
1.2.2 Devide
1.2.3 Frequency and Phase Discriminator
其中主要的模块为同名的 Frequency and Phase Discriminators，内部框图如下：
时分计算相位差和频率差。
