type
Post
status
Published
date
Mar 20, 2024
slug
summary
tags
FPGA
category
FPGA
icon
password
上次编辑时间
Nov 13, 2024 12:41 PM
AI summary
AXI-STREAM简介
概念
AXI-Stream总线是一种高效、简单的数据传输协议，主要用于高吞吐量的数据流传输场景。相比于传统的AXI总线，AXI-Stream总线更加简单和轻量级，它通过无需地址的方式，将数据从一个模块传输到另一个模块，适用于需要高速数据传输的应用场景。
部分术语
- Transfer：基于TVALID和TREADY握手协议的传输
- Packet：一组通过axi-stream传输的数据
- Frame：最大的Byte组合，包含整数个Packet
接口信号
信号 | 描述 |
ACLK | 全局时钟信号，上升沿有效 |
ARSTn | 全局复位信号，低电平有效 |
TVALID | 主机驱动有效数据 |
TREADY | 从机可以接收数据 |
TDATA[(8n-1):0] | 位宽为整数倍byte |
TLAST | 表示数据包的边界 |
TID | 由主机发出，Identity标识符，在存在多个stream数据传输时起作用，用于识别不同的数据流 |
当clk上升沿检测到TVALID和TREADY均为高电平时开始传输数据
由于AXI-STREAM不需要传输地址，仅进行简单的发送和接收，因此减小了传播时延