type
Post
status
Published
date
Jun 9, 2024
slug
summary
tags
FPGA
category
FPGA
icon
password
上次编辑时间
Nov 13, 2024 12:40 PM
AI summary
参考下面的CSDN博客
Tcl命令
- Line1:定义一个名为write_sim_data的过程,参数列表为:{env name radix cycle file}
env:指定查找对象名称的路径。如top_tb/top_u
name:需要导出的变量列表。如{I_reset_n R_data_cnt}
radix:进制。可选:ascii,binary, decimal,hexadecimal,unsigned等
cycle:时钟周期,单位ns
file:输出文件。如./1.txt
- Line2:打开一个文档,返回文件描述符
- Line3:分别获得从0到仿真结尾时间,按时钟周期间隔对数据进行取样输出
- Line4:获得具体数据
- Line5:将数据写入文件
- Line7:关闭文件
示例: